“韬定律”红利窗口：谁是下一个万亿赛道的入场者？

wakeman

作者：快思慢想研究院 田丰，时代周报 朱成呈，IT时报 钱立富，孙妍
引言：真正的故事才刚刚开始

2026年5月25日下午，A股半导体板块大幅走强。屏幕上一片红，资金汹涌涌入散热、封装、EDA等各类芯片产业链概念股。
交易员们的手指飞速敲击，但大多数人并不清楚，他们押注的究竟是什么。
在上海另一个会场，华为公司董事、半导体业务部总裁何庭波刚刚走下2026国际电路与系统研讨会演讲台。她用一个小时，在全球顶级半导体学术平台发布了“韬定律”，并在论文中留下了一句话："工具链、标准、基准、器件物理和经济模型，都需要超越任何单一公司的贡献。"
这句话，是写给国产芯片产业链的。也是写给那些正在大量买入却不明就里的投资者的。

韬定律不是一次技术发布，而是一场涉及EDA、晶圆代工、先进封装、设备、材料的产业协同信号。问题不是"利好半导体"，而是——利好谁？利好多少？利好在哪一层？
北京邮电大学教授王立新给出了一个清晰的判断："以前比谁的芯片纳米更小，以后比谁的信号耗时τ更短。标准一变，未来的行业领跑者，可能就要换人了。"
这篇文章，就是为了回答：换的是谁。
一、韬定律重新定义竞争变量

要读懂韬定律的产业含义，必须先建立一个认知前提：这是从中国半导体资源特长与受限条件出发、采用系统工程学思维的科研突破方法，不是对先进制程的等待和跟随，而是在约束条件下主动重新定义了问题本身。
何庭波论文的核心贡献，是将优化目标从空间域（L，特征尺寸）转移到时间域（τ，时间常数）。τ = R·C，这个方程统一了从晶体管开关到数据中心工作负载、跨越十二个数量级的物理描述。目标函数的替换，意味着整个产业链的竞争维度发生了位移——不再只有光刻机和制程节点是决定性变量，凡是能降低R（互连电阻）、C（寄生电容）或物理路径长度的技术，都进入了核心竞争方程。
这场位移的意义，用芯和半导体创始人代文亮的话说最为准确："当优化对象从晶体管面积变成全栈时间常数，当设计边界从单片SoC扩展到芯片-封装-整机，工具链的重构就不再是未来的事，而是正在发生的事。"
王立新把芯片比作一座大城市：晶体管是一栋栋楼房，电子信号是路上跑的车流。过去60年，行业主要做一件事——把楼房挤得更密、道路修得更窄，靠缩短信号跑的距离来让芯片变快。如今这条路被两道"硬墙"拦住：一道是物理极限，晶体管尺寸已逼近原子级别，进一步缩小性能提升微乎其微，电子开始"穿墙乱跑"；另一道是成本爆炸——建一座3nm芯片工厂投资将近200亿美元，2nm节点单颗芯片设计预算超过10亿美元，全世界玩得起的企业屈指可数。

半导体资深专家张国斌给韬定律做了一个更完整的技术定性："这不是简单的封装升级，而是从芯片架构、3D堆叠、软件编程到系统级协同的一整套重构。"这句话划定了韬定律在技术层面的边界——它是一套完整的工程哲学，不是某个局部工艺的改良。
韬定律以一套分层方程来操作化这个哲学。论文给出的τ缩减规则：τ_{n+1} = τ_n / α，而α因场景而异——在功耗受限的手机端约为每年1.3倍，在自动驾驶等安全关键场景约为每年1.5倍，在AI工作负载中最高可达每年10倍。摩尔定律用一把尺子量所有场景，韬定律给不同场景配了不同的刻度，这是它比摩尔定律更精确的地方，也是它能在不同产业中分别生根的内在逻辑。
"韬定律不是推翻老规则，而是接过接力棒继续跑，"王立新说，"一边优化现有工艺，一边升级架构设计，两条腿走路，不再让所有人挤在一条独木桥上。"
这场替换，催生了三个真正的产业机遇窗口：国产EDA工具链、先进封装与混合键合、以及一个尚未被任何人占据的新基准测试赛道。与此同时，也有一个被资本过度追捧的方向——散热概念，值得冷静审视。
华为为这条路设定了一个清晰的目标坐标：到2031年，基于韬定律的高端芯片晶体管密度达到等效1.4nm制程水平。这个数字不是光刻工艺节点，而是通过架构和封装创新在系统集成度上实现的等效性能密度——两者在后摩尔时代已不等价，但对消费者和产业链而言，它意味着真实可交付的算力提升。

说起这场"从规则跟随迈向范式引领"的转变，2024年中国在晶圆制造设备上的年度支出高达410亿美元，占全球总采购量的约40%。这是一个正在全力奔跑、却被锁在特定制程节点的国家的身影。韬定律，是这个身影在2026年找到的第一条属于自己的路。
二、国产EDA，历史上起跑线差距最小的一次追赶

这或许是中国EDA行业60年来最好的一次机会，但窗口不会等人。
何庭波在韬定律论文第6节"Open Challenges"中将"τ原生工具链"列为"下一个十年最重要的单项使能投资"。这是一封向全球产业公开的战略空缺邀请函。
要理解为什么这是机会，必须先理解这次需求的性质。
这不是"能力升级"，而是"范式断裂"。
现有EDA工具——Synopsys Design Compiler、Cadence Genus——建立在一个根本性假设之上：芯片是一个平面实体，在面积、时序、功耗三个轴上独立优化，时间常数τ是优化完成之后的"残差（residual）"，而非优化目标本身。芯和半导体副总裁仓巍将这个突破点表述得尤为精准："这是半导体行业第一次让工艺工程师、电路设计师、架构师、系统工程师围绕同一个量、用同一套单位展开协同优化，而不是各自在本层独立优化，各扫门前雪。"
全规模LogicFolding打碎了旧框架的核心假设。它要求EDA工具同时实现三项传统工具完全不具备的能力：
第一，分区粒度从"模块（block）"下探至"单元（cell）"的跨晶圆分区。传统块级划分逻辑在多层堆叠场景下完全失效；
第二，在统一代价函数下跨全三维体积进行布局。二维训练的工具无法处理垂直互连寄生参数、KOZ禁区与晶圆间工艺变异的交互；
第三，跨晶圆路径的时序收敛。晶圆间的Vth漂移、驱动电流变化、互连RC变异，远大于片内变异，现有signoff流程无从覆盖。

Synopsys和Cadence的核心代码库，在数十年的二维优化中深度积累。向三维架构迁移，对它们而言是"重构旧系统"，迁移成本极高。而国产EDA厂商在3D-native工具上此刻同样是空白出发——双方的起跑线差距，是历史上最小的时刻。
这不是说国产EDA已经追上，而是说这是追上的窗口。
深度科技研究院院长张孝荣判断：华大九天、芯和半导体已在3DIC和多物理场仿真上提前落子，AI驱动的设计范式变化对所有玩家都是新课题，国产EDA确实有机会缩小差距。但他同时提出一个不容忽视的风险："华为自研的工具链很可能形成新的封闭生态，其他厂商未必能分到这杯羹。"
值得注意的是，国际巨头已在加速卡位：新思科技以350亿美元收购Ansys，西门子收购Altair，Cadence将战略调整为智能系统设计，45%的客户已来自系统类企业——他们看到了同一个方向，并已提前落子。
论文给出了LogicFolding逐层合理化的充要条件：τ_Before（现有信号路径+走线寄生）> τ（混合键合RC + TSV KOZ代价）。这个不等式的左边依赖于工艺节点的互连RC特性，右边依赖于混合键合间距和TSV参数。论文明确指出：随着键合间距收窄，该不等式的"边界会移动"——这意味着EDA工具需要实时建模这条不等式的双侧参数，动态确定哪些关键路径应当折叠、折叠几层、每层的几何约束是什么。麒麟2026的量产数据（晶体管密度155→238 MTr/mm²，P核能效+41%，走线缩短约30%，时钟抖动降低25%）正是这个不等式在工程上被成功求解的可核实证明。国产EDA厂商应当将这一不等式作为新型τ-native布局布线引擎的核心代价函数——这是当下产品定义最精确、技术路径最明确的EDA突破入口。
论文还揭示了一个国产EDA最可能率先定义标准的子赛道：晶圆间工艺变异建模。
LogicFolding将来自可能不同批次、甚至不同节点的晶圆键合在一起，晶圆间的Vth、驱动电流、互连RC变异"显著大于片内变异"，集中冲击时钟分布和保持时间裕量。传统signoff工具（PrimeTime、Tempus）的统计时序分析（SSTA）基于片内工艺角建模，晶圆间变异不在其模型框架内，需要从根本上重新定义变异模型。
这是一个没有既有积累的新问题域。概伦电子的器件建模工具（SPICE模型、统计变异模型）已被台积电、三星等全球前十大晶圆厂验证采用，具备从器件特性建模扩展到晶圆间变异建模的技术路径。黄仁勋曾说："谁定义了benchmark，谁就定义了产业下一步。"晶圆间变异的τ-aware signoff标准，尚无任何机构定义——这是国产EDA最可能率先写下标准的开放领域。
这里还有一个值得单独说明的开放路径：韬定律框架的扩散，不一定走封闭的专利授权路线。华为若选择将τ原生工具链作为开源项目发布——类似RISC-V对指令集架构的处理方式——吸引全球EDA学术界和初创公司围绕该框架构建工具生态，则国产EDA的追赶空间将进一步打开。任正非一贯强调"华为不做垄断者"，何庭波在演讲中期待与全球科学家、工程师和产业伙伴紧密合作——这种开放姿态，与RISC-V模式的内在逻辑是相通的。工具链的开放标准，才是让τ定律从"华为方法论"升格为"全球产业语言"的关键一步。
三、先进封装，从"后道配角"到"性能决定者"

"无论是时间微缩，还是逻辑折叠，本质上都离不开3D堆叠，因此先进封装会是一个关键因素。"张国斌说。
这一判断，在论文的工程参数中得到了量化支撑。
论文列出了LogicFolding对晶圆厂能力的精确要求体系：混合键合间距目标gear ratio趋近于1（当前麒麟2026已实现1.5μm）、覆层对准精度小于0.5μm、TSV CD/KOZ均低于1.5μm、TSV间距小于6μm、TSV失效率低于100ppm（百万分之一）、智能冗余修复率达到99.9%。这套参数体系中，没有一项指标与光刻节点直接相关。

台积电创始人张忠谋曾将先进封装定义为"芯片制造的最后一英里"。在LogicFolding语境下，这最后一英里与第一英里在精度要求上已经趋同。
这对封测行业是根本性的商业模式重构信号。传统OSAT（外包封装测试）是代加工模式，核心竞争力是良率和成本。LogicFolding要求封测厂具备三项超越传统OSAT范畴的能力：晶圆级精密对准键合（0.5μm级overlay）、基于智能冗余的芯片修复（99.9%修复率）、跨晶圆时序路径的功能验证。
论文第5节的产业结构判断意义深远：8086时代处理器与存储器通过标准总线人为解耦，造就了两个独立产业；AI时代逻辑与存储通过HBM、混合键合、3D堆叠SRAM重新融合，论文原文写道："随着它们融合，供应链中影响力的平衡正在向存储和封装供应商倾斜。"这是封装行业在产业结构上拿到的最明确的历史信号。
中国内地在全球封测格局中已占据重要位置：全球前十大委外封测企业中，中国内地占据五席，包括长电科技、通富微电、华天科技、智路封测、盛合晶微，合计市场份额达到32.6%。张国斌指出，包括英伟达、AMD等公司的部分高端芯片，长期在中国完成封装测试——这证明中国在先进封装上并不落后，真正关键的问题是：多层堆叠之后，能否实现整体芯片性能的跃迁。

韬定律将进一步分化这个格局。通富微电深度绑定华为供应链，已具备7nm Chiplet量产能力；盛合晶微将中芯国际的前道管理体系引入封装，是当前国内最接近前后道融合的封测企业——这两家，是τ定律能力要求最匹配的现有供应商。在华为的开放合作路线图中，日月光等全球封装代工龙头同样是潜在的生态节点，标准若经由JEDEC等国际标准组织推进，将进一步强化封测行业在整个韬定律生态中的地位。
中芯国际的布局同样值得关注。2026年5月15日的业绩说明会上，中芯国际表示，公司从2015年就开始布局先进封装，现已成立专门机构加深对前沿技术的研究，并建立配套产能服务现有客户。中芯国际制程节点受限，但其在14nm/28nm上的特色工艺（射频、嵌入式存储、高压）已构建扎实平台——更关键的是，论文的τ定律不等式在成熟节点上同样成立：只要互连RC的折叠收益超过HB+TSV寄生代价，LogicFolding即有效。成熟节点+高精度垂直互连的组合，是追赶先进制程的合法替代路径。
台积电也在向后道延伸，自建先进封装产能并优先服务内部客户体系。前后道边界的模糊化，正在改变整个产业的竞争格局。
这场分化的产品侧验证，将在今年秋天到来：完整搭载逻辑折叠技术的新一代麒麟芯片将首次面世，同期预计还有昇腾950DT——韬定律从手机端向AI加速端的第一次完整亮相。麒麟CPU性能核的频率路线图已经公开：从2023年Kirin 9000s的2.6GHz、2024年的2.65GHz、2025年9030 Pro的2.75GHz，到2026年跃升至3.1GHz，2027年3.39GHz，2028年3.71GHz，2029年突破4GHz。这是一张以三维封装为引擎、不依赖制程升级的频率路线图，历史上从未有人公开展示过这样的曲线。背后还有一个消费者感知层面的数字：麒麟SoC在典型使用场景下的整体能效，预计在3至5年内提升1倍以上。
何庭波在演讲中提到，这个芯片方向的深处，还有一个尚未被业界充分讨论的概念——"自由逻辑设计理念（Free Logic Design）"，允许数字逻辑单元在三维空间中自由分布，打破"设计规则即平面约束"的隐含假设。上海财经大学教授胡延平对此特别提示："业界可能不仅要看逻辑折叠，更要看自由逻辑设计理念究竟是什么。"这是韬定律尚未完全展开的一扇门，其后续可能触发比逻辑折叠本身更深层的架构变革，值得封装和EDA厂商提前布局。
四、τ-profile benchmark，尚未被任何人占据的新赛道

这是全文中最少人注意到、但最值得长期追踪的一个判断。
韬定律论文第6节"Benchmarks"部分指出：现有行业基准测试——Linpack、MLPerf、SPEC——均为"单标量时代"设计，一个工作负载对应一个性能数字。τ定律时代需要的，是能够暴露系统各层主导τ及其余量的"τ向量基准测试（τ-profile benchmark）"——这是一个向量，而非标量；是一张系统各层时延的X光片，而非一个打分卡。
这个赛道目前没有任何机构占据。

谁率先定义并发布τ-profile benchmark标准，将在韬定律生态中获得类似MLPerf之于AI加速器的标准制定权。黄仁勋的那句话在这里再度适用："谁定义了benchmark，谁就定义了产业下一步。"
这不是一个制造能力问题，而是一个工程组织和产业协调能力问题——恰恰是国内有政策支持和动员能力的方向。鹏城实验室、算能在AI芯片基准测试方向已有积累，具备入局的基础。第一个发布τ-profile benchmark并获国际认可的机构，将在整个韬定律产业生态中获得结构性的话语权优势。
五、散热概念，资本的热情与工程的冷静

5月25日的资本市场上，散热概念股随韬定律大涨。这里需要一次冷静的区分。
先说一个基本事实：韬定律只解决"时间维度的集成效率"，并不自动解决功耗、供电、散热、成本和良率问题。何庭波在韬定律论文能量章节明确写道："τ是时间定律，不是焦耳定律。"
这意味着：一个系统运算速度提高10倍但功耗也增加10倍，违背了τ定律的实用目标，超过了电网承载能力。为此，论文专门提出了"能量伴随机制"的概念——需要存储语义互连（消除协议栈开销）、近封装光学（降低比特能耗数量级）、背面供电、算存一体，以及在数据中心规模实施DVFS（动态电压频率调整）来协同控制功耗。论文原文将DVFS在数据中心的应用，称为"与智能手机电池续航同一机制"——这个类比精确而有趣：手机靠DVFS省电，数据中心同样可以靠DVFS在性能与能耗之间动态取舍。

但散热问题是真实的——只是它的解法，与资本市场追捧的方向存在显著错位。
从论文的物理逻辑直接推导散热矛盾的根源：
论文对2.5D封装的扇出困境给出了精确的几何描述：计算容量正比于N²（面积），而内存带宽、互连和供电电流均通过2.5D扇出沿边缘传输、仅正比于N。3D折叠将供电（背面功率输送）、高速存储（混合键合到逻辑层）、光互联（近封装Hi-ONE）从边缘迁移到垂直表面，使这三者重新与N²匹配——这是对扇出困境的根本解决。
但从热力学角度重读这段话：当供电电流从边缘迁移到背面分布时，热源从芯片边缘区域向全芯片面积分散，热源密度从"边缘集中"变为"面域分布"。这在改善电源效率的同时，反而恶化了向下单向导热的均匀性。
随着折叠层数从2层向3层、4层扩展，散热架构必须从"单向热流管理"升级为"垂直热预算协同分配"——这是散热工程体系的根本性重构，而非简单的材料替换。热流路径从"一层热源→封装→散热"演变为"多层热源串联热阻叠加"——底层芯片产生的热，必须依次穿越每一层混合键合界面才能到达散热侧，键合界面热阻成为整条热链的瓶颈节点。这是散热矛盾的物理根源，与光刻节点无关。
论文也坦承，麒麟2026采用"选择性折叠关键路径"而非全设计折叠，部分原因正是热预算约束——即便是华为自己，也在用保守策略应对散热问题，而非已经解决了它。

三条散热路线，确定性差异悬殊：
第一梯队（工程确定性最高）：混合键合界面热阻控制 + 背面微通道液冷协同。铜-铜混合键合的导热系数约400 W/m·K，显著高于传统焊料凸点（Sn基约50 W/m·K）——这是混合键合在热管理上的内在优势，前提是铜柱填充率和CMP精度必须受控。背面供电网络（BSPDN）与微通道液冷的协同设计，是2030年后3D折叠规模化的必选项，三星已在铜基非对称散热块方向有实验验证。
第二梯队（中期确定性）：VC均热板极薄化（0.35mm→0.2mm以下），配合石墨烯-铜复合结构，是移动端近五年的主要散热支柱。但论文路线图到2031年（400+ MTr/mm²、4GHz以上频率）时，热密度增幅将超过VC线性改进速率——VC方案的改进是线性的，热密度增长可能是指数级的，两条曲线的剪刀差将在2031年前后显现。
第三梯队（长周期，2030+）：TSV集成微流体通道。当前TSV KOZ和流体密封工艺尚存在重大工程障碍，是真实的长期方向，但不是近期兑现的窗口。
张孝荣给出了材料层面的明确优先级：金刚石-碳化硅复合材料排第一，封装级微通道液冷排第二，系统级液冷排第三。他同时坦率地说："散热方面，国内企业与国际先进水平差距不小，当前股价里的炒作成分更大。"
混合键合的热管理壁垒，表面看是材料问题，深层是CMP工艺精度。
论文对LogicFolding的工艺要求是：覆层对准精度小于0.5μm，这直接制约混合键合界面的铜-铜接触质量，进而影响界面热阻。CMP步骤决定了铜柱高度均匀性和表面粗糙度，是HB热导性能的关键前置工序。钱学森在系统工程理论中强调："系统的瓶颈往往不在最显眼的环节。"混合键合的热管理壁垒，深层是CMP工艺精度和晶圆表面处理的系统控制能力。
国内在CMP设备（华海智汇、盛美上海镀铜）和晶圆键合设备（芯三极、沃尔德）方向已有布局，但尚无一家企业具备"CMP精度控制-键合界面热阻测量-封装热验证"三位一体的系统能力。具备跨越"精密材料工艺"与"热-电协同封装验证"两个能力域的企业，将是τ定律散热赛道最深的护城河持有者——这个企业目前在国内尚未出现，是最值得关注的产业空白。
六、一张产业地图，真实受益者的坐标

把以上分析综合，韬定律产业图谱的受益者分布，远比资本市场当天的普涨逻辑复杂：
第一，确定性最高、最早兑现： 先进封装与混合键合，尤其是向前道延伸的封测企业（通富微电、盛合晶微）；成熟节点晶圆厂的垂直集成能力（中芯国际特色工艺平台）；具备晶圆间变异建模能力的EDA工具（概伦电子技术路径）。今年秋天，麒麟2026和昇腾950DT将提供第一个可核实的外部验证点。
第二，结构性窗口、中期兑现： 国产系统级EDA（华大九天、芯和半导体）在3D-native工具方向的追赶；高速互联产业链（CPO共封装光学、硅光互联），与灵衢总线需求高度重合；国内OSAT龙头向前道工艺能力升级的进程；封装标准生态（日月光、JEDEC）作为华为开放合作的潜在节点。
第三，长期方向、需耐心验证： TSV集成微流体散热；τ-profile benchmark标准的定义者（鹏城实验室、算能等有政策资源的机构）；"CMP精度-键合界面热阻-封装热验证"一体化能力的整合者（目前国内尚无）；以及"自由逻辑设计理念（Free Logic Design）"背后潜在的更深层架构变革。

需冷静审视、炒作成分较大： 单纯的风冷/均热板/VC散热概念，其改进速度与韬定律带来的热密度增长速度之间存在结构性错配；不具备前道工艺能力的传统封测企业；缺乏三维仿真能力的传统EDA厂商。
尾声：何庭波"邀请函"，究竟邀请的是谁？

何庭波在论文结语里说得坦诚：未来十年的方向已经明确，但工具链、标准、基准、器件物理和经济模型，"都需要超越任何单一公司的贡献"。
这句话的产业含义是：韬定律的天花板，不是华为能做多高，而是整个产业链能跟上多快。真正被邀请的，是那些能在EDA工具链三维化、混合键合良率量产化、τ-profile benchmark标准化这三个方向率先贡献工程能力的公司和机构。  

还有另一重被邀请的对象——那些手握汽车芯片场景的工程师们。论文给出了一个精确的数字：以100km/h行驶的车辆，每1毫秒的额外决策延迟对应约2.8厘米的额外制动距离。τ的缩减，在汽车领域是物理安全裕量。这是韬定律产业链中需求最刚性的末端——τ越小，刹车越早，这是不需要说服的市场。
资本市场那个下午的普涨，是对"半导体利好"这个模糊命题的集体反应。真实的产业机遇，从来不在最热闹的地方，而在论文第6节那列被多数人跳过的"Open Challenges"里。
每一个未被解决的工程问题，都是一张尚未被认领的入场券。

数据来源：何庭波论文《A Time Scaling Theory for Multi-Layer Electronic Systems》（ChinaXiv:202605.00224v1）；时代周报、上海证券报专家访谈（张国斌、代文亮、仓巍、张孝荣、王立新、田丰、胡延平）；芯思想研究院全球OSAT市场数据；中芯国际2026年Q1业绩说明会；Yole Group先进封装市场预测；Synopsys/Cadence年报及战略披露。
参考文章：时代周报《华为“韬定律”刷屏背后：散热概念炒作成分大，国产EDA厂商机会来了》，朱成呈
IT时报《华为“韬定律”何以震动全球芯片圈，影响你我？》钱立富 孙妍

畅销书：《AI商业进化论：“人工智能+”赋能新质生产力发展》

出版社：人民邮电出版社
作者：田丰
帮助你定位AI当下发展坐标的指南针
帮助你洞察AI未来演进趋势的航海图
通俗化解读AI的原理、特性和四大发展规律、提供AI赋能商业、引发新质生产力变革的一手案例分析。既有宏观视角的全局观照，又有各行业应用层面的下探记录，聚焦AI的原理与实践、现在与未来，是当下AI应用的全景图、更是身处AI技术浪潮之中的探路书。