国产香山团队 DDR4 内存控制器 IP 白杨发布并开源

东苑

香山团队今日宣布开源其内存控制器 IP，代号“玉泉”。其中，DDR4 控制器 IP 代号为“白杨”。这对于香山处理器项目及其内存子系统研究具有里程碑式的意义。

香山开源处理器核目前已快速演进至第三代（“昆明湖”），其内存访问路径持续升级，各级缓存（L1-L2-L3）的架构与性能也在不断优化。



然而，作为连接处理器与内存的关键部件，内存控制器在开源生态中仍处于相对“简单”（“dumb”）的状态。它的性能优化直接影响处理器核所能发挥的性能上限，但当前缺少与处理器架构进行联合优化的创新方案，国内外现有的开源项目也未能满足对高性能内存控制器 IP 的需求。

香山团队表示，内存控制器 IP 主流市场被少数几家供应商垄断，授权费用极其昂贵，例如一个 DDR5 IP 的单项目授权费可能高达 80 万至 150 万美元（IT之家注：现汇率约合 556.2 万至 1042.8 万元人民币）。同时，这些 IP 包含大量可配置参数，开发与调试门槛高。

Synopsys：提供 DDR4/DDR5/LPDDR5/HBM 等 IP 授权

Cadence：提供 LPDDR6/5X /HBM4 等 IP 授权

Alphawave：提供 HBM3/UCIe/ CXL 等 IP 授权

Rambus：提供 DDR3/DDR4/GDDR6/HBM3 等 IP 授权

ARM / 英特尔 / 高通：通常将内存控制器作为芯片组的一部分提供，需购买其芯片获取

现在，香山采用的流片方案是使用商用 DDR4/DDR5 内存控制器 IP。然而，对于香山处理器生态而言，这种流片方法存在一些问题：

成本高昂：先进工艺节点的 DDR5 IP 授权费用极其昂贵。

优化困难：难以结合香山处理器核独特的访存特征进行针对性优化。商用 IP 动辄数百个的可配置参数，也缺乏科学的设计空间探索方法来进行有效调优。

针对上述挑战，“白杨” IP 在设计之初就设定了明确目标：填补从一般性开源 MC IP 到可供开源生态自主演进的高性能 MC IP 之间的技术鸿沟。其设计方案通过将问题分解、融合、提炼，可以将七个待解决难点转化为四项研究问题，即 MC 支持参数化、可配置，支持模块化分解和复用，支持动态刷新、动态调度、缓存、预取等高级特性，支持 DFIx、AXI4 等总线协议。

“白杨” IP 采用模块化、可配置的架构设计。除了实现内存控制器的基本功能外，还集成了多项高级特性：

软件可配置：通过 APB 接口，软件可以访问和配置内存控制器内部的寄存器，从而灵活支持各种 DDR 配置。

时序与调度解耦：将 DDR 时序逻辑与事务调度器（Scheduler）解耦。这种设计使得调度器逻辑可以在不同的 DDR 配置中复用，提高了设计灵活性和可维护性。

高级功能模块：集成了动态刷新、智能调度、缓存及预取等高级功能模块，显著提升了内存控制器的性能。

com2

谢谢楼主分享！

wing6

感谢分享！

ailixiaoran

看了LZ的帖子，我只想说一句很好很强大！

nihao52

谢谢分享